Instrucciones en una arquitectura de 8 bits

Nombre de los autores: A.S. Lobato Brito, L.A. Palestina Cedeño
Departamento de ingeniería en sistemas computacionales, ESCOM IPN
Dirección de correo electrónico : alobatob2200@alumno.ipn.mx, lpalestinac1700@alumno.ipn.mx

***Resumen*— Este trabajo presenta el diseño e implementación de un conjunto de instrucciones para una arquitectura simple de 8 bits. El conjunto consta de 22 instrucciones que abarcan operaciones de carga, almacenamiento, aritmética, lógica y manipulación de bits. La implementación se realizó en el lenguaje de descripción de hardware VHDL (VHSIC Hardware Description Language), integrando módulos como la unidad aritmético-lógica (ALU), registros, memorias y paquetes auxiliares para la interfaz con una pantalla LCD.**

Para la visualización del estado del procesador y el resultado de las operaciones ejecutadas por las instrucciones, se utilizaron displays de 7 segmentos y una pantalla LCD, permitiendo una observación clara y directa del funcionamiento interno del sistema

***Palabras Clave* — Instrucciones, ALU, arquitectura, procesador de 8 bits, memoria.**

***Abstract*— This work presents the design and implementation of a custom instruction set for a simple 8-bit architecture. The set includes 22 instructions covering load/store operations, arithmetic and logic functions, and bit manipulation. The system was implemented using VHDL (VHSIC Hardware Description Language), integrating modules such as the arithmetic logic unit (ALU), registers, memory blocks, and auxiliary packages for LCD interfacing.**

To visualize the processor's state and the execution of instructions, the system includes 7-segment displays and an LCD screen, enabling clear observation of internal operations and outcomes.

***Keywords* -- Instructions, ALU, architecture, 8-bit processor, memory..**

I. Introducción

El estudio de las arquitecturas de 8 bits constituye una base esencial en el aprendizaje de la organización y funcionamiento de los sistemas de cómputo. En este tipo de arquitecturas, el procesador manipula datos en palabras de 8 bits, lo que permite comprender de manera práctica cómo se ejecutan las operaciones fundamentales de carga, almacenamiento, aritmética, lógica y corrimiento.

En esta práctica se diseñó e implementó una **arquitectura de 8 bits en FPGA Cyclone IV**, utilizando el lenguaje de descripción de hardware **VHDL**. El diseño incluyó el uso de un **acumulador** como registro principal, encargado de almacenar temporalmente los resultados de las operaciones, y de una **unidad aritmético-lógica (ALU)** para la ejecución de las instrucciones básicas. El sistema fue programado para interpretar distintos tipos de instrucciones y mostrar sus resultados directamente en los **display de 7 segmentos** de la tarjeta de desarrollo, lo que permitió visualizar tanto el número de la instrucción ejecutada como el valor final contenido en el acumulador.

El uso de la FPGA como plataforma permitió una implementación más cercana al hardware real, evitando las limitaciones de las simulaciones y favoreciendo la comprensión del ciclo de ejecución de instrucciones en una arquitectura simple. De esta forma, no solo se observan los resultados de manera tangible, sino que también se comprende cómo interactúan los módulos internos de un procesador básico.

A pesar de que las arquitecturas modernas superan ampliamente a los procesadores de 8 bits en velocidad, capacidad y complejidad, el estudio de estos sistemas se mantiene vigente debido a su valor **didáctico y formativo**. Una arquitectura de 8 bits es lo suficientemente sencilla para ser entendida a detalle, pero a la vez lo bastante completa para ilustrar los principios fundamentales de diseño de procesadores, tales como el manejo de registros, la ejecución de instrucciones y la interacción con dispositivos de entrada y salida.

Figura 1. Estructura de 8 bits: un registro con sus 8 posiciones numeradas de 0 a 7, marcando el MSB (bit más significativo) y el LSB (bit menos significativo).

Además, la implementación en **FPGA** refuerza competencias clave en la formación de ingenieros en computación y electrónica, como el dominio de lenguajes de descripción de hardware, la síntesis digital, la depuración en hardware real y la validación de resultados en tiempo real. Estas habilidades resultan indispensables en áreas como el diseño de microprocesadores, sistemas embebidos, electrónica digital avanzada y automatización.

En este sentido, la práctica no solo facilita la comprensión conceptual de la arquitectura de cómputo, sino que también nos prepara a nosotros como estudiantes para enfrentar proyectos más complejos en los que se requiera el diseño, implementación y optimización de sistemas digitales de mayor escala.

En esta primera práctica, se espera que, al ejecutar cada instrucción, el sistema muestre en el display tanto el número de la instrucción como el valor final almacenado en el acumulador, validando así el correcto funcionamiento del diseño. Además, esta experiencia permitirá reforzar el aprendizaje sobre el ciclo de ejecución de instrucciones en una arquitectura sencilla, aplicando los conocimientos de diseño digital y descripción de hardware en una plataforma de hardware real.



Figura 2.- Diagrama de bloques que muestra la arquitectura de 8 bits con el CPU, ALU, acumulador, entrada de datos y salida hacia el display de 7

II. Metodología/Desarrollo

Para el desarrollo de esta práctica se partió desde la concepción de una arquitectura de 8 bits capaz de ejecutar instrucciones básicas de carga, almacenamiento, operaciones aritméticas, lógicas y de corrimiento. El primer paso consistió en diseñar el programa en el lenguaje de descripción de hardware **VHDL**, ya que este permite modelar de manera estructurada el comportamiento de un procesador sencillo. Dentro del código se definieron los componentes principales de la arquitectura: un **acumulador de 8 bits**, encargado de retener los resultados intermedios y finales de las operaciones; una **unidad aritmético-lógica (ALU)**, responsable de ejecutar sumas, restas y operaciones lógicas como AND y OR; así como un bloque de **corrimiento de bits**, que permitiera realizar desplazamientos a la izquierda y derecha sobre el valor del acumulador.

El programa se estructuró de forma que cada instrucción estuviera programada directamente en el código, sin necesidad de utilizar interruptores o botones externos de la tarjeta. Esto permitió que, al compilar y cargar el diseño en la **FPGA Cyclone IV**, cada instrucción se ejecutara de manera automática en el orden establecido. La FPGA se utilizó como plataforma de implementación debido a su capacidad para sintetizar el diseño descrito en VHDL y ejecutarlo en hardware real, lo cual asegura que los resultados obtenidos sean totalmente prácticos y no dependan de una simulación por software. Para ello, el programa fue compilado mediante el entorno de desarrollo **Quartus II**, que generó el archivo de configuración necesario para programar la FPGA.

Una parte importante del diseño consistió en conectar la salida del acumulador a un **decodificador para display de 7 segmentos**, con el fin de traducir los valores binarios en una representación decimal comprensible para el usuario. De esta manera, en cada instrucción ejecutada se mostraron dos elementos: el número de la instrucción en curso y el valor contenido en el acumulador después de realizar la operación. Esta visualización directa en los displays permitió verificar en tiempo real el correcto funcionamiento de la arquitectura diseñada.

El proceso de pruebas consistió en cargar el archivo compilado en la FPGA Cyclone IV y observar el comportamiento del sistema. En las instrucciones de **carga y almacenamiento**, se verificó que el acumulador recibiera los valores programados y que estos se representaran de manera adecuada en el display. Posteriormente, al ejecutar las instrucciones **aritméticas**, se pudo constatar que la ALU realizaba correctamente las sumas y restas, mostrando en el display el valor final del acumulador. En las instrucciones **lógicas**, como AND y OR, se comprobaron las salidas esperadas de acuerdo con las combinaciones binarias, lo que validó la correcta operación del bloque lógico. Finalmente, en las instrucciones de **corrimiento**, se observó el desplazamiento de los bits del acumulador, comprobando que un corrimiento hacia la izquierda multiplicaba el valor por dos, mientras que un corrimiento hacia la derecha lo dividía entre dos.



Figura 3.- Altera FPGA Cyclone IV

Gracias a este procedimiento se logró desarrollar un sistema digital completamente funcional que, a través de la FPGA, ejecutó un conjunto de instrucciones propias de una arquitectura de 8 bits y presentó sus resultados en un display de 7 segmentos. El trabajo permitió no solo comprender la estructura interna de un procesador simple, sino también reforzar habilidades prácticas en el uso de lenguajes de descripción de hardware, en la síntesis y programación de dispositivos FPGA y en la verificación de resultados mediante salidas visuales, cumpliendo con los objetivos establecidos en la práctica.

III. Resultados y Discusión

Al finalizar la implementación en la **FPGA Cyclone IV**, se logró verificar que el sistema diseñado en VHDL ejecutara correctamente las instrucciones previstas para la arquitectura de

8 bits. El comportamiento del acumulador y de la ALU coincidió con los resultados esperados, y cada instrucción produjo una salida coherente que pudo observarse en tiempo real en los **display de 7 segmentos** de la tarjeta. La visualización en hardware permitió constatar de manera directa que la programación fue exitosa, ya que el display reflejó tanto el número de instrucción ejecutada como el valor final almacenado en el acumulador.

En las instrucciones de **carga y almacenamiento**, se observó que los valores programados en el código se cargaban de manera adecuada en el acumulador y podían ser transferidos entre registros. Esto confirmó que el bloque de registros funcionaba de manera correcta y que la comunicación con el decodificador de display era estable. En el caso de las **instrucciones aritméticas**, como la suma y la resta, los valores mostrados en el display coincidieron con los cálculos esperados, lo que evidenció que la ALU estaba ejecutando adecuadamente las operaciones binarias. De igual forma, en las **instrucciones lógicas** como AND y OR, los resultados fueron consistentes con la teoría, validando el correcto manejo de operaciones bit a bit en el diseño.



Figura 4.- Ejecución de la instrucción de suma en la FPGA

Los **corrimientos de bits** mostraron con claridad el efecto de desplazar el contenido del acumulador hacia la izquierda o hacia la derecha. En el display fue posible verificar cómo un corrimiento a la izquierda duplicaba el valor almacenado y uno hacia la derecha lo reducía a la mitad, comportamiento que coincidió con lo esperado en un procesador básico. La claridad con que se representaron estos resultados en el display reforzó la utilidad de esta salida como herramienta de verificación, ya que permitió observar de forma inmediata los cambios internos en el sistema.

La discusión de estos resultados permite destacar varios aspectos. En primer lugar, la práctica demostró que una arquitectura sencilla de 8 bits, implementada en FPGA, es suficiente para ilustrar los principios fundamentales de la ejecución de instrucciones en un procesador. Además, la decisión de mostrar los resultados en un **display de 7 segmentos** fue adecuada, ya que este dispositivo permitió comprobar con facilidad los resultados sin recurrir a simulaciones o herramientas de depuración más complejas(Como Simulación en ModelSim, analizadores lógicos o depuradores). No obstante, también es posible señalar limitaciones: el uso de un display restringe la representación de resultados a números simples, por lo que un LCD(alfanumérico) hubiera facilitado la visualización de nemónicos o valores más complejos.

IV. Conclusiones

La práctica permitió implementar, comprobar y hacernos comprender mejor el funcionamiento de una **arquitectura de 8 bits en FPGA Cyclone IV**, diseñada mediante el lenguaje de descripción de hardware VHDL. A través de la ejecución de instrucciones de carga, almacenamiento, operaciones aritméticas, lógicas y de corrimiento, se verificó de manera práctica el ciclo de ejecución básico de un procesador y se constató la importancia del acumulador como registro principal de operaciones. El uso del **display de 7 segmentos** como medio de salida resultó fundamental, ya que permitió observar en tiempo real tanto el número de instrucción ejecutada como el valor almacenado en el acumulador, garantizando la validación de los resultados sin recurrir a simulaciones.

Desde el punto de vista académico, la práctica reforzó el entendimiento de los componentes esenciales de una arquitectura simple, como la ALU, los registros y el flujo de datos, y contribuyó a desarrollar habilidades en el uso de FPGA y herramientas de síntesis digital. Asimismo, se demostró que, aun siendo una arquitectura básica, el diseño es suficiente para comprender de manera clara los principios fundamentales que rigen a los sistemas de cómputo modernos.

Finalmente, se reconoce que la práctica podría mejorarse mediante la integración de un **módulo LCD**, lo que permitiría mostrar no solo los valores numéricos sino también nemónicos de las instrucciones, ampliando la capacidad de interpretación del sistema. No obstante, los resultados obtenidos cumplen plenamente con los objetivos establecidos y consolidan el aprendizaje sobre la organización y funcionamiento de una arquitectura de 8 bits.

Agradecimientos

Los autores agradecen a la institución correspondiente por el material proporcionado tanto físico como virtual. Así como por el apoyo brindado dentro y fuera de los laboratorios.

Referencias

[1] Tanenbaum AS, Austin T. *Organización de computadores*. 6.ª ed. México: Pearson; 2013.J. Clerk Maxwell, A Treatise on Electricity and Magnetism, 3rd ed., vol. 2. Oxford: Clarendon, 1892, pp.68–73.

[2] Stallings W. *Arquitectura de computadores*. 10.ª ed. México: Pearson Educación; 2017.K. Elissa, “Title of paper if known,” unpublished.

[3] Mano MM, Ciletti MD. *Sistemas digitales: Principios y aplicaciones*. 11.ª ed. México: Pearson; 2019.Y.

[4] Hamacher V, Vranesic Z, Zaky S. *Organización de computadoras*. 5.ª ed. México: McGraw-Hill; 2011

[5] Altera. *Cyclone IV Device Handbook*. San Jose: Intel (Altera); 2015 [citado 2025 Sep 28]. Disponible en: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-iv/cyiv-51001.pdf

[6] Ashenden PJ. *The Designer's Guide to VHDL*. 3rd ed. Burlington: Morgan Kaufmann; 2008.